コンテンツに飛ぶ | ナビゲーションに飛ぶ

  • 日本語
  • English
 
現在位置: ホーム ja シラバス(2020年度) 工学部 電気電子工学科 集積回路工学

集積回路工学

JA | EN

科目ナンバリング
  • U-ENG26 46113 LJ11
  • U-ENG26 46113 LJ72
開講年度・開講期 2020・前期
単位数 2 単位
授業形態 講義
対象学生 学部生
使用言語 日本語
曜時限 木4
教員
  • 小野寺 秀俊(情報学研究科 教授)
  • 佐藤 高史(情報学研究科 教授)
授業の概要・目的 集積回路は情報通信システムの高機能化・高信頼化・低価格化を担うキーデバイスである。本講義では、CMOSプロセスで製造される集積回路を対象として、アナログ回路とディジタル回路の設計技術を講述する。
到達目標 集積回路の設計フローを理解し、簡単なアナログ回路とディジタル回路の設計が行える程度の知識を習得する。
授業計画と内容 以下の各項目について講述する。各項目には、受講者の理解の程度を確認しながら、[ ]で指示した週数を充てる。

(1) CMOSプロセスとデバイス [2週]
回路設計・特性に関わるCMOSプロセス技術の概要を説明する。 MOSトランジスタ、容量素子、抵抗素子、配線の構造や特性と、そのモデル化技術について説明する。

(2) アナログ回路設計 [2週]
定電流源やカレントミラー、増幅回路などのアナログ要素回路の構成と動作特性について説明する。これらを組み合わせて実現するオペアンプの設計方法について説明する。

(3) ディジタル回路設計 [4週]
組み合わせ論理ゲートの設計技術、順序論理ゲートの設計技術、ディジタル要素回路(加算器、シフタ、乗除算器等)、ディジタル回路の設計技術について説明する。

(4) ディジタル回路の特性評価と最適化 [2週]
タイミングや消費電力の評価方法や最適化技術、テスト技術について説明する。

(5) フルカスタムレイアウト設計 [2週]
レイアウト設計ルールやレイアウト検証方法について説明する。アナログ回路や基本論理ゲートなどのフルカスタムレイアウトの設計方法について説明する。ROMやSRAMなどのメモリ回路の設計技術についても説明する。

(6)チップレベルレイアウト設計 [2週]
セルベース設計におけるレイアウト設計技術や、チップ全体のアセンブリ方法について説明する。

(7) 学習到達度の確認とフィードバック [1週]
本講義の内容に関する到達度を確認し、必要に応じてフィードバックを行う。
成績評価の方法・観点 到達目標への達成度を評価するため、期間中に複数回のレポート試験を実施する。すべてのレポート試験の提出を必須とする。
履修要件 論理回路、計算機工学、ディジタル回路、組み込み計算機システムを履修していることが望ましい。
授業外学習(予習・復習)等 配布プリントに目を通しておくこと。授業中に出された演習問題は、必ず解いておくこと。
教科書
  • 適宜プリントを配布する
参考書等
  • CMOS VLSI Design: A Circuits and Systems Perspective, Waste and Harris, (Addison Wesley), ISBN: ISBN:9780321547743